Tag Archives: GAA

英特爾 18A 更多技術細節曝光,Panther Lake 架構逐步明朗

作者 |發布日期 2026 年 02 月 23 日 14:48 | 分類 IC 設計 , 半導體 , 晶圓

隨著英特爾新一代處理器 Panther Lake 進入量產準備階段,市場近期流出更多關於 Intel 18A 製程的設計細節,包括金屬層配置、GAA pitch 參數,以及背面供電(PowerVia)在不同電路區塊的實作方式。相關資訊顯示,Panther Lake 採用全 HP cell 設計,M0 金屬層最小 pitch 為 36nm,而 SRAM 並未導入 PowerVia 架構。 繼續閱讀..

三星 2 奈米 GAA 初期良率影響產能不足,Exynos 2600 難全面裝備 Galaxy S26

作者 |發布日期 2025 年 10 月 23 日 9:30 | 分類 Samsung , 半導體 , 處理器

儘管外界傳聞,韓國三星已開始為其即將推出的Galaxy S26系列智慧型手機進行Exynos 2600 SoC的大規模生產。但是,一份最新報告揭示了Exynos 2600的初期生產狀況,指出初始晶圓產量僅為每月15,000片。而且,由於這個數字偏低,一位業界消息人士直言,評估使用的2奈米GAA製程技術良率為60%,這使得Exynos 2600 SoC的生產尚未成熟,不宜用於所有的旗艦機型中。

繼續閱讀..

3 奈米失敗經驗當成養分,三星 2 奈米要搶台積電地緣政治風險訂單

作者 |發布日期 2025 年 05 月 13 日 13:45 | 分類 Samsung , 半導體 , 晶圓

韓國朝鮮日報報導,三星晶圓代工與輝達、高通等評估製程中,以爭取 2 奈米訂單。因三星晶圓代工 2 奈米較首次應用環繞閘極 (GAA) 3 奈米效能提升,台積電贏得蘋果應用處理器 (AP) 和輝達人工智慧 (AI) 晶片訂單,擴大領先地位後,三星也期待多元化客戶群加強發展。

繼續閱讀..

英特爾工程師稱晶圓代工交給台積電是重大錯誤,因 Intel 18A 較 N2 有優勢

作者 |發布日期 2025 年 02 月 19 日 9:45 | 分類 半導體 , 晶圓 , 晶片

Tom′s Hardware 報導,英特爾與台積電成立合資企業傳言引發分析師、業界和政界人士強烈反應,英特爾首席工程專案經理 Joseph Bonetti 在 LinkedIn 發文個人觀點,認為英特爾將奪回製程領先地位,贏得無晶圓廠晶片商客戶,若將製造業務交給台積電是適得其反。

繼續閱讀..

為埃米時代開始準備,imec 提出雙列 CFET 結構推動 7 埃米製程

作者 |發布日期 2024 年 12 月 10 日 15:10 | 分類 GPU , IC 設計 , 半導體

在 2024 年 IEEE 國際電子會議(IEDM)上,比利時微電子研究中心(imec)發表一款採用互補式場效電晶體(CFET)的全新標準單元結構,內含兩列 CFET 元件,兩者之間共用一層訊號佈線牆。這種雙列 CFET 架構的主要好處在於簡化製程和大幅減少邏輯元件和靜態隨機存取記憶體(SRAM)的面積—根據 imec 進行的設計技術協同優化(DTCO)研究。與傳統的單列 CFET 相比,此新架構能讓標準單元高度從 4 軌降到 3.5 軌。

繼續閱讀..

2 奈米平台發表,台積電與晶圓代工的馬太效應

作者 |發布日期 2024 年 11 月 20 日 7:30 | 分類 IC 設計 , 半導體 , 技術分析

晶圓代工龍頭台積電 12 月登場的 IEDM 大會將發表最新 2 奈米平台,以奈米片(Nanosheet,亦稱 GAA)搭配 3DIC 共同最佳化,為 AI、HPC 及行動 SoC 應用提供完整解決方案。台灣矽智財業者也透露與一線代工廠展開 2 奈米合作,如力旺M31創意等大廠。 繼續閱讀..