電晶體需 3D 堆疊！韓半導體設備商開發 ALD 技術，降 EUV 製程需求

韓國半導體設備商 Jusung Engineering 董事長 Chul Joo Hwang 近日表示，未來半導體將把電晶體堆疊在一起，因為 DRAM 和邏輯晶片擴展已達極限，要像 NAND 一樣將電晶體堆疊，才能克服問題。

Hwang 認為，這意味開發更多原子層沉積（atomic layer deposition，簡稱ALD）技術，以減少先進晶片生產過程中極紫外光（EUV）製程步驟的使用。

原子層沉積技術是可將材料一層層成長的薄膜製程技術，有高度均勻性、精準厚度控制、高階梯涵蓋率等特性，克服傳統製程技術所遭遇的困難。

韓媒 The Elec 報導指出，堆疊電晶體可降低電晶體微縮至更小尺寸的需求，做為佐證，深紫外光（DUV）設備有望用於 3D DRAM 生產。Hwang 認為，隨著堆疊變得越來越重要，ALD 設備需求也將增加。此外，三五族半導體和 IGZO 半導體的生產也需要 ALD 設備。

目前半導體堆疊可說是趨勢之一，因此先進封裝技術也成為重要的一環。

• Jusung developing ALD tech to reduce EUV process steps

（首圖來源：Image by Freepik）

延伸閱讀：

• iPhone 潛望鏡相機升級路線確定，郭明錤看好水晶光電持續受惠
• Exynos 2500 因 3 奈米良率卡關，三星仍保證目前產量、性能穩定